AK - zamknięte

 0    276 tarjetas    patka1555
imprimir jugar test de práctica
 
término - definición -
Cechy architektury CISC: Czy może być wykonana w VLIW?
empezar lección
FAŁSZ
Cechy architektury CISC: Czy występuje model wymiany danych typu pamięć - pamięć
empezar lección
PRAWDA
Cechy architektury CISC: Jest mała liczba rozkazów
empezar lección
FAŁSZ
Cechy architektury RISC Czy występuje model wymiany danych typu rej-rej
empezar lección
PRAWDA
Cechy architektury RISC Jest mała liczba trybów adresowania
empezar lección
PRAWDA
Cechy architektury RISC Jest wykonywanych kilka rozkazów w jednym takcie
empezar lección
FAŁSZ
Cechy architektury RISC Jest wykonywanych kilka rozkazów w jednym takcie (w danej chwili czasu)
empezar lección
PRAWDA
Cechy architektury RISC Jest wykonywanych kilka instrukcji procesora w jednym rozkazie asemblerowym
empezar lección
FAŁSZ
Cechy architektury RISC Układ sterowania w postaci logiki szytej
empezar lección
PRAWDA
Architektura RISC charakteryzuje się: Niedużą liczbą trybów adresowania
empezar lección
PRAWDA
Architektura RISC charakteryzuje się: Modelem obliczeń pamięć - pamięć
empezar lección
FAŁSZ
Architektura RISC charakteryzuje się: Wykorzystaniem mikroprogramowalnych układów sterujących
empezar lección
FAŁSZ
Architektura RISC charakteryzuje się: Niezbyt obszerną listą rozkazów
empezar lección
PRAWDA
Architektura RISC charakteryzuje się: Intensywnym wykorzystaniem przetwarzania potokowego
empezar lección
PRAWDA
Okna rejestrów Chronią przez hazardem danych
empezar lección
FAŁSZ
Okna rejestrów Minimalizują liczbę odwołań do pamięci operacyjnej przy operacjach wywołania procedur
empezar lección
PRAWDA
Okna rejestrów Są charakterystyczne dla architektury CISC
empezar lección
FAŁSZ
Okna rejestrów Są zamykane po błędnym przewidywaniu wykonania skoków warunkowych.
empezar lección
FAŁSZ
Okna rejestrów Są przesuwane przy operacjach wywołania procedur
empezar lección
PRAWDA
Okna rejestrów Są przesuwane przy wystąpieniu rozkazów rozgałęzień
empezar lección
FAŁSZ
Okna rejestrów Są otwierane przy występowaniu rozkazów rozgałęzień
empezar lección
FAŁSZ
Przetwarzanie potokowe: Nie jest realizowane dla operacji zmiennoprzecinkowych
empezar lección
FAŁSZ
Przetwarzanie potokowe: Nie jest realizowane w procesorach CISC
empezar lección
FAŁSZ
Przetwarzanie potokowe: Daje przyspieszenie nie większe od liczby segmentów (stopni) jednostki potokowej
empezar lección
PRAWDA
Przetwarzanie potokowe: W przypadku wystąpienia zależności między danymi wywołuje błąd i przerwanie wewnętrzne.
empezar lección
FAŁSZ
Przetwarzanie potokowe: Jest realizowane tylko dla operacji zmiennoprzecinkowych
empezar lección
FAŁSZ
Mechanizmy potokowe stosowane są w celu: Uszeregowania ciągu wykonywanych rozkazów
empezar lección
FAŁSZ
Mechanizmy potokowe stosowane są w celu: Uzyskania równoległej realizacji rozkazów
empezar lección
PRAWDA
Mechanizmy potokowe stosowane są w celu: Przyspieszenia realizacji rozkazów
empezar lección
PRAWDA
Hazard danych: Czasami może być usunięty przez zmianę kolejności wykonania rozkazów
empezar lección
PRAWDA
Hazard danych: Nie występuje w architekturze superskalarnej
empezar lección
FAŁSZ
Hazard danych: Jest eliminowany przez zastosowanie specjalnego bitu w kodzie program
empezar lección
FAŁSZ
Hazard danych: Może wymagać wyczyszczenia potoku i rozpoczęcia nowej (...)
empezar lección
FAŁSZ
Jak można ominąć hazard danych: Poprzez rozgałęzienia
empezar lección
FAŁSZ
Jak można ominąć hazard danych: Poprzez rozgałęzienia
empezar lección
FAŁSZ
Jak można ominąć hazard danych: Przez zamianę rozkazów
empezar lección
PRAWDA
Dla uniknięcia hazardu danych można: Zastosować uproszczone metody adresacji
empezar lección
FAŁSZ
Dla uniknięcia hazardu danych można: Wykorzystać szynę zwrotną.
empezar lección
PRAWDA
Dla uniknięcia hazardu danych można: Zastosować specjalny bit w kodzie rozkazu.
empezar lección
FAŁSZ
Dla uniknięcia hazardu danych można: Zastosować tablicę historii rozgałęzień.
empezar lección
FAŁSZ
Dla uniknięcia hazardu danych można: Wstrzymać na 1 takt napełnianie potoku.
empezar lección
PRAWDA
Mechanizm skoków opóźnionych: Polega na opóźnianiu wykonywania skoku do czasu wykonania rozkazu następnego za skokiem
empezar lección
PRAWDA
Mechanizm skoków opóźnionych: Wymaga wstrzymania potoku na jeden takt.
empezar lección
FAŁSZ
Mechanizm skoków opóźnionych: Powoduje błąd na końcu pętli
empezar lección
FAŁSZ
Mechanizm skoków opóźnionych: Wymaga umieszczenia rozkazu NOP za rozkazem skoku lub reorganizacje programu
empezar lección
PRAWDA
Tablica historii rozgałęzień: Zawiera m.in. adresy rozkazów rozgałęzień
empezar lección
PRAWDA
Tablica historii rozgałęzień: Pozwala zminimalizować liczbę błędnych przewidywań rozgałęzień w zagnieżdżonej pętli
empezar lección
PRAWDA
Tablica historii rozgałęzień: Nie może być stosowana w procesorach CISC
empezar lección
FAŁSZ
Tablica historii rozgałęzień: Jest obsługiwana przez jądro systemu operacyjnego
empezar lección
FAŁSZ
Tablica historii rozgałęzień: Jest stosowana do statycznego przewidywania rozgałęzień.
empezar lección
FAŁSZ
Tablica historii rozgałęzień: Pozwala zapamiętać całą historię wykonań każdego rozkazu rozgałęzienia.
empezar lección
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Skok opóźniony
empezar lección
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że rozgałęzienie (skok warunkowy) zawsze nastąpi
empezar lección
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że rozgałęzienie nigdy nie nastąpi
empezar lección
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że kolejne wykonanie rozkazu rozgałęzienia będzie przebiegało tak samo jak poprzednie
empezar lección
PRAWDA
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Wstrzymanie napełniania potoku
empezar lección
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Zapewnienia spójności pamięci podręcznej
empezar lección
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Tablicy historii rozgałęzień
empezar lección
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Techniki wyprzedzającego pobrania argumentu
empezar lección
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Wystawienia do programu rozkazów typu „nic nie rób”
empezar lección
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Protokołu MESI
empezar lección
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Wykorzystania techniki skoków opóźniających
empezar lección
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Technologii MMX
empezar lección
FAŁSZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Wstrzymanie realizowanego wątku i przejście do realizacji innego wątku
empezar lección
FAŁASZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność wyczyszczenia kolejki rozkazów do potoku
empezar lección
PRAWDA
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność wyczyszczenia tablicy historii rozgałęzień.
empezar lección
FAŁASZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Przerwanie realizowanego procesu / wątku i sygnalizacja wyjątku
empezar lección
FAŁASZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność przemianowania rejestrów w procesorach
empezar lección
FAŁASZ
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w 1 takcie zależy od liczby jednostek potokowych w procesorze
empezar lección
PRAWDA
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w jednym takcie, zależy od liczby stopni potoku.
empezar lección
FAŁSZ
W procesorach superskalarnych: Liczba rozkazów pobieranych z pamięci, w każdym takcie musi przekraczać liczbę jednostek potokowych
empezar lección
FAŁSZ
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w taktach zależy od liczby jednostek potokowych w procesorze
empezar lección
PRAWDA
W procesorach superskalarnych: Jest możliwe równoległe wykonywanie kilku rozkazów w jednym procesorze (rdzeniu)
empezar lección
PRAWDA
W procesorach superskalarnych: Rozszerzenia architektury wykorzystujące model SIMD umożliwiają wykonanie rozkazów wektorowych
empezar lección
PRAWDA
W procesorach superskalarnych: Nie występuje prawdziwa zależność danych
empezar lección
FAŁSZ
W procesorach superskalarnych: Mogą wystąpić nowe formy hazardu danych: zależności wyjściowe między rozkazami oraz antyzależności
empezar lección
PRAWDA
W procesorach superskalarnych: Nie występuje hazard danych (problemy z potokowym wykonaniem rozkazów o zależnych argumentach).
empezar lección
FAŁSZ
W procesorach superskalarnych: Hazard sterowania jest całkowicie eliminowany przez statyczne strategie przewidywania rozgałęzień.
empezar lección
FAŁSZ
Architektura superskalarna: Dotyczy systemów SMP
empezar lección
FAŁSZ
Architektura superskalarna: Wymaga zastosowania protokołu MESI
empezar lección
FAŁSZ
Architektura superskalarna: Umożliwia równoległe wykonywanie kilku rozkazów w jednym procesorze
empezar lección
PRAWDA
Architektura superskalarna: Wywodzi się z architektury VLIW
empezar lección
FAŁSZ
Architektura superskalarna: Wykorzystuje wiele potokowych jednostek funkcjonalnych
empezar lección
PRAWDA
Architektura superskalarna: Nie dopuszcza do wystąpienia hazardu sterowania
empezar lección
FAŁSZ
Architektura superskalarna: Umożliwia wykonanie wielu rozkazów w jednym takcie
empezar lección
PRAWDA
Architektura superskalarna: Wykorzystuje model obliczeń pamięć - pamięć
empezar lección
FAŁSZ
Architektura superskalarna: Jest stosowana tylko w procesorach wielordzeniowych
empezar lección
FAŁSZ
Przetwarzanie wielowątkowe: Zapewnia lepsze wykorzystanie potoków
empezar lección
PRAWDA
Przetwarzanie wielowątkowe: Minimalizuje straty wynikające z chybionych odwołań do pamięci podręcznej
empezar lección
PRAWDA
Przetwarzanie wielowątkowe: Wymaga zwielokrotnienia zasobów procesora (rejestry, liczniki rozkazów, itp.)
empezar lección
PRAWDA
Przetwarzanie wielowątkowe: Nie może być stosowane w przypadku hazardu danych
empezar lección
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MIMD
empezar lección
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Odnosi się m.in. do przetwarzania potokowego
empezar lección
PRAWDA
Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MPP
empezar lección
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Dotyczy m.in. architektury superskalarnej
empezar lección
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Komputery wektorowe
empezar lección
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Komputery macierzowe
empezar lección
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Klastry
empezar lección
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Procesory graficzne
empezar lección
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Rozszerzenia SIMD procesorów superskalarnych
empezar lección
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Możliwość wprowadzenia rozkazów różnych wątków do wielu potoków
empezar lección
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Realizację każdego z wątków do momentu wstrzymania któregoś rozkazu z danego wątku
empezar lección
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Przełączanie wątków co takt
empezar lección
FAŁSZ
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Automatyczne przemianowanie rejestrów
empezar lección
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Błędnego przewidywania rozgałęzień
empezar lección
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Chybionego odwołania do pamięci podręcznej
empezar lección
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Prawdziwej zależności danych
empezar lección
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Zależności wyjściowej między rozkazami.
empezar lección
PRAWDA
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Antyzależności między rozkazami
empezar lección
PRAWDA
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Zależności wyjściowej miedzy rozkazami
empezar lección
FAŁSZ
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Prawdziwej zależności danych
empezar lección
PRAWDA
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Błędnego przewidywania rozgałęzień
empezar lección
FAŁSZ
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Antyzależności miedzy rozkazami
empezar lección
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: GFLOPS
empezar lección
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie instrukcji wykonywanych na sekundę
empezar lección
FAŁSZ
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie operacji zmiennoprzecinkowych na sekundę
empezar lección
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Mb/sek
empezar lección
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba jednostek przetwarzających i sterujących w systemach komputerowych
empezar lección
FAŁSZ
Podstawą klasyfikacji Flynna jest: Protokół dostępu do pamięci operacyjnej
empezar lección
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba modułów pamięci operacyjnej w systemach komputerowych
empezar lección
FAŁSZ
Podstawą klasyfikacji Flynna jest: Sposób połączenia jednostek przetwarzających z modułami pamięci operacyjnej.
empezar lección
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba strumieni rozkazów i danych w systemach komputerowych
empezar lección
PRAWDA
Model SIMD: Był wykorzystywany tylko w procesorach macierzowych
empezar lección
FAŁSZ
Model SIMD: Jest wykorzystywany w multimedialnych rozszerzeniach współczesnych procesorów
empezar lección
PRAWDA
Model SIMD: Jest wykorzystywany w heterogenicznej architekturze PowerXCell
empezar lección
PRAWDA
Model SIMD: Zapewnia wykonanie tej samej operacji na wektorach argumentów
empezar lección
PRAWDA
Model SIMD: Jest podstawą rozkazów wektorowych
empezar lección
PRAWDA
Model SIMD: Jest podstawą architektury procesorów superskalarnych
empezar lección
FAŁSZ
Komputery wektorowe: Posiadają jednostki potokowe o budowie wektorowej
empezar lección
FAŁSZ
Komputery wektorowe: Posiadają w liście rozkazów m.in. rozkazy operujące na wektorach danych
empezar lección
PRAWDA
Komputery wektorowe: Wykorzystują od kilku do kilkunastu potokowych jednostek arytmetycznych
empezar lección
PRAWDA
Komputery wektorowe: Posiadają listę rozkazów operujących wyłącznie na wektorach
empezar lección
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zależy od liczby stopni potoku.
empezar lección
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Jest odwrotnie proporcjonalna do długości taktu zegarowego
empezar lección
PRAWDA
Moc obliczeniowa komputerów wektorowych: Jest wprost proporcjonalna do długości taktu zegarowego
empezar lección
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zależy odwrotnie proporcjonalnie od liczby jednostek potokowych połączonych łańcuchowo.
empezar lección
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zmierza asymptotycznie do wartości maksymalnej wraz ze wzrostem długości wektora
empezar lección
PRAWDA
Moc obliczeniowa komputerów wektorowych: Nie zależy od długości wektora
empezar lección
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zależy liniowo od długości wektora
empezar lección
FAŁSZ
Procesory wektorowe: Mogą być stosowane w systemach wieloprocesorowych
empezar lección
PRAWDA
Procesory wektorowe: Mają listę rozkazów operującą jedynie na wektorach
empezar lección
FAŁSZ
Procesory wektorowe: Mają moc kilka razy większą od procesorów skalarnych
empezar lección
PRAWDA
Komputery macierzowe: Mają w liście rozkazów m.in. rozkazy operujące na wektorach danych
empezar lección
PRAWDA
Komputery macierzowe: Mają macierzowe potokowe układy arytmetyczne
empezar lección
FAŁSZ
Komputery macierzowe: Mają w typowych rozwiązaniach zestaw pełnych procesów połączonych siecią połącze
empezar lección
FAŁSZ
Komputery macierzowe: Wykonują synchroniczną operację wektorową w sieci elementów przetwarzającycH
empezar lección
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Macierzy elementów przetwarzających
empezar lección
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Zestawu procesorów superskalarnych
empezar lección
FAŁSZ
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Technologii MMX
empezar lección
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Sieci połączeń typu krata
empezar lección
FAŁSZ
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Potokowych jednostek arytmetycznych
empezar lección
PRAWDA
Rozkazy wektorowe: Nie mogą być wykonywane bez użycia potokowych jednostek arytmetycznych
empezar lección
FAŁSZ
Rozkazy wektorowe: Są charakterystyczne dla architektury SIMD
empezar lección
PRAWDA
Rozkazy wektorowe: Są rozkazami dwuargumentowymi i w wyniku zawsze dają wektor
empezar lección
FAŁSZ
Rozkazy wektorowe: W komputerach wektorowych ich czas wykonania jest wprost proporcjonalny do długości wektora
empezar lección
PRAWDA
Rozkazy wektorowe: W komputerach wektorowych ich czas wykonania jest liniowo zależny od długości wektora
empezar lección
FAŁSZ
Rozkazy wektorowe: W komputerach macierzowych ich czas wykonania jest wprost proporcjonalny do liczby elementów przetwarzających
empezar lección
FAŁSZ
Rozkazy wektorowe: Mogą być wykonane na sieci elementów przetwarzających.
empezar lección
PRAWDA
Architektura CUDA: Umożliwia bardzo wydajne wykonywanie operacji graficznych
empezar lección
PRAWDA
Architektura CUDA: Stanowi uniwersalną architekturę obliczeniowa połączoną z równoległym modelem programistycznym
empezar lección
PRAWDA
Architektura CUDA: Realizuje model obliczeniowy SIMT
empezar lección
PRAWDA
Architektura CUDA: Jest podstawą budowy samodzielnych, bardzo wydajnych komputerów
empezar lección
FAŁSZ
Systemy SMP: Wykorzystują protokół MESI do sterowania dostępem do wspólnej magistrali
empezar lección
FAŁSZ
Systemy SMP: Posiadają skalowalne procesory
empezar lección
FAŁSZ
Systemy SMP: Posiadają pamięć fizycznie rozproszoną, ale logicznie wspólną
empezar lección
FAŁSZ
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Zapewniają spójność pamięci podręcznych wszystkich procesorów
empezar lección
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Mają niską skalowalność
empezar lección
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Wykorzystują katalog do utrzymania spójności pamięci.
empezar lección
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Wykorzystują przesył komunikatów między procesorami.
empezar lección
FAŁSZ
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Umożliwiają dostęp do pamięci najczęściej poprzez wspólną magistralę lub przełącznicę krzyżową.
empezar lección
PRAWDA
Protokół MESI: Jest wykorzystywany do sterowania dostępem do magistrali w systemie SMP
empezar lección
FAŁSZ
Protokół MESI: Zapewnia spójność pamięci cache w systemie SMP
empezar lección
PRAWDA
Protokół MESI: Służy do wymiany komunikatów w systemie MPP
empezar lección
FAŁSZ
Protokół MESI: Chroni przed hazardem w procesorach superskalarnych
empezar lección
FAŁSZ
W architekturze NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej (PaP)
empezar lección
PRAWDA
W architekturze NUMA: Spójność PaP węzłów jest utrzymywana za pomocą protokołu MESI
empezar lección
FAŁSZ
W architekturze NUMA: Czas dostępu do pamięci lokalnej w węźle jest podobny do czasu dostępu do pamięci nielokalnej
empezar lección
FAŁSZ
W architekturze NUMA: Czas zapisu danych do pamięci nielokalnej może być znacznie dłuższy od czasu odczytu z tej pamięci
empezar lección
PRAWDA
W architekturze NUMA: Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
empezar lección
PRAWDA
W architekturze NUMA: Procesy komunikują się poprzez przesył komunikatów
empezar lección
FAŁSZ
W architekturze NUMA: Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie
empezar lección
PRAWDA
W architekturze CC-NUMA: Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
empezar lección
PRAWDA
W architekturze CC-NUMA: Spójność pamięci pomiędzy węzłami jest utrzymywana za pomocą protokołu MESI
empezar lección
FAŁSZ
W architekturze CC-NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej
empezar lección
PRAWDA
W architekturze CC-NUMA: Pamięć operacyjna jest fizycznie rozproszona pomiędzy węzłami, ale wspólna logicznie
empezar lección
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Spójność pamięci wszystkich węzłów jest utrzymywana za pomocą katalogu
empezar lección
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie
empezar lección
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Każdy procesor ma bezpośredni dostęp do pamięci operacyjnej każdego węzła
empezar lección
FAŁSZ
W systemach wieloprocesorowych o architekturze CC-NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej
empezar lección
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Rodzaju dostępu (odczyt - zapis)
empezar lección
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Stanu linii (zapisanego w katalogu), do której następuje odwołanie
empezar lección
FAŁSZ
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Położenia komórki, do której odwołuje się rozkaz (lokalna pamięć węzła – pamięć innego węzła)
empezar lección
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Odległości węzłów, zaangażowanych w wykonanie rozkazu, w strukturze sieci łączącej
empezar lección
FAŁSZ
Katalog może być stosowany do: Utrzymania spójności pamięci podręcznych poziomu L1 i L2 w procesorach wielordzeniowych
empezar lección
FAŁSZ
Katalog może być stosowany do: Utrzymania spójności pamięci wszystkich węzłów w systemach CC-NUMA
empezar lección
PRAWDA
Katalog może być stosowany do: Sterowania realizacją wątków w architekturze CUDA
empezar lección
FAŁSZ
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Przełącznicy krzyżowej
empezar lección
FAŁSZ
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Katalogu
empezar lección
PRAWDA
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Protokołu MESI
empezar lección
PRAWDA
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Wspólnej magistrali
empezar lección
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Zapewniają jednorodny dostęp do pamięci
empezar lección
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Mogą wykorzystywać procesory CISC
empezar lección
PRAWDA
Systemy wieloprocesorowe z pamięcią wspólną: Są wykorzystywane w klastrach
empezar lección
PRAWDA
Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują przesył komunikatów między procesorami
empezar lección
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują katalog do utrzymania spójności pamięci podręcznych
empezar lección
PRAWDA
W systemach wieloprocesorowych katalog służy do: Śledzenia adresów w protokole MESI
empezar lección
FAŁSZ
W systemach wieloprocesorowych katalog służy do: Sterowania przesyłem komunikatów
empezar lección
FAŁSZ
W systemach wieloprocesorowych katalog służy do: Utrzymania spójności pamięci w systemach o niejednorodnym dostępie do pamięci
empezar lección
PRAWDA
W systemach wieloprocesorowych katalog służy do: Realizacji dostępu do nielokalnych pamięci w systemach NUMA
empezar lección
PRAWDA
Charakterystyczne cechy architektury MPP: Spójność pamięci podręcznej wszystkich węzłów
empezar lección
FAŁSZ
Charakterystyczne cechy architektury MPP: Fizycznie rozproszona PaO
empezar lección
PRAWDA
Charakterystyczne cechy architektury MPP: Fizycznie rozproszona PaO, ale logicznie wspólna
empezar lección
FAŁSZ
Charakterystyczne cechy architektury MPP: Przesył komunikatów między procesorami
empezar lección
PRAWDA
Charakterystyczne cechy architektury MPP: Niska skalowalność
empezar lección
FAŁSZ
Charakterystyczne cechy architektury MPP: Jednorodny dostęp do pamięci wszystkich węzłów
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wyróżniają się bardzo dużą skalowalnością
empezar lección
PRAWDA
Systemy pamięcią rozproszoną (MPP): Są budowane z węzłów, którymi są klastry
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Realizują synchronicznie jeden wspólny program
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wymagają zapewnienia spójności pamięci podręcznych pomiędzy węzłami
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wymianę danych i synchronizację procesów w węzłach realizują poprzez przesył komunikatów.
empezar lección
PRAWDA
Systemy pamięcią rozproszoną (MPP): W większości przypadków wykorzystują nietypowe, firmowe rozwiązania sieci łączących węzły systemu.
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wykorzystują katalog do utrzymania spójności pamięci węzłów systemu.
empezar lección
FAŁSZ
Systemy pamięcią rozproszoną (MPP): W roli węzłów mogą wykorzystywać systemy SMP.
empezar lección
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Systemy SMP
empezar lección
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Klastry
empezar lección
FAŁSZ
Systemy MPP są zbudowane z węzłów którymi mogą być: Konstelacje
empezar lección
FAŁSZ
Systemy MPP są zbudowane z węzłów którymi mogą być: Systemy NUMA
empezar lección
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Procesory
empezar lección
PRAWDA
Przesył komunikatów: Ma miejsce w systemach MPP
empezar lección
PRAWDA
Przesył komunikatów: W systemach MPP II-giej generacji angażuje wszystkie procesory na drodze przesyłu
empezar lección
FAŁSZ
Przesył komunikatów: Ma miejsce w klastrach
empezar lección
PRAWDA
Cechami wyróżniającymi klastry są: Niezależność programowa każdego węzła
empezar lección
PRAWDA
Cechami wyróżniającymi klastry są: Fizycznie rozproszona, ale logicznie wspólna pamięć operacyjna
empezar lección
FAŁSZ
Cechami wyróżniającymi klastry są: Nieduża skalowalność
empezar lección
FAŁSZ
Cechami wyróżniającymi klastry są: Na ogół duża niezawodność Tak, po to się je buduje i na ogół
empezar lección
PRAWDA
Klastry: Mają średnią skalowalność
empezar lección
FAŁSZ
Klastry: Wykorzystują model wspólnej pamięci
empezar lección
FAŁSZ
Klastry: W węzłach mogą wykorzystywać systemy SMP
empezar lección
PRAWDA
Klastry: Do komunikacji między procesami wykorzystują przesył komunikatów
empezar lección
PRAWDA
Klastry: Wykorzystują przełącznicę krzyżową jako sieć łączącą węzły
empezar lección
FAŁSZ
Klastry: W każdym węźle posiadają pełną instalację systemu operacyjnego
empezar lección
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Mechanizm mirroringu dysków
empezar lección
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Dostęp każdego węzła do wspólnych zasobów (pamięci zewnętrznych)
empezar lección
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Redundancja węzłów
empezar lección
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Mechanizm ”heartbeat”
empezar lección
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Zastosowanie procesorów wielordzeniowych w węzłach
empezar lección
FAŁSZ
Dla sieci systemowych (SAN) są charakterystyczne Przesył komunikatów w trybie zdalnego DMA
empezar lección
PRAWDA
Dla sieci systemowych (SAN) są charakterystyczne Bardzo małe czasy opóźnień
empezar lección
PRAWDA
Dla sieci systemowych (SAN) są charakterystyczne Topologia typu hipersześcian
empezar lección
FAŁSZ
Dla sieci systemowych (SAN) są charakterystyczne Niska przepustowość
empezar lección
FAŁSZ
Sieci systemowe (SAN) Wymagają protokołu MESI
empezar lección
FAŁSZ
Sieci systemowe (SAN) Wykorzystują przełączniki łączone wg topologii grubego drzewa
empezar lección
PRAWDA
Sieci systemowe (SAN) Realizują przesyły bloków danych bezpośrednio między pamięciami operacyjnymi węzłów sieci
empezar lección
PRAWDA
Sieci systemowe (SAN) Są stosowane w klastrach
empezar lección
PRAWDA
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy ściśle połączone, systemy ze wspólną pamięcią, systemy SMP
empezar lección
FAŁSZ
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy ze wspólną magistralą, systemy wielomagistralowe, systemy z przełącznicą krzyżową
empezar lección
PRAWDA
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy SMP, systemy z pamięcią wieloportową, systemy z przełącznicą krzyżową
empezar lección
FAŁSZ
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: NUMA, MPP, SMP
empezar lección
FAŁSZ
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy z pamięcią wspólną, systemy o niejednorodnym dostępie do pamięci, z pamięcią rozproszoną
empezar lección
PRAWDA
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: SMP, NUMA, klastry, UMA
empezar lección
FAŁSZ
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy symetryczne, o niejednorodnym dostępie do pamięci, systemy z przesyłem komunikatów
empezar lección
PRAWDA
Sprzętowe przełączenie wątków może być wynikiem: Chybienia przy odwołaniu do pamięci podręcznej.
empezar lección
PRAWDA
Sprzętowe przełączenie wątków może być wynikiem: Upływu zadanego czasu (np. taktu)
empezar lección
PRAWDA
Sprzętowe przełączenie wątków może być wynikiem: Wystąpienia rozkazu rozgałęzienia
empezar lección
FAŁSZ
Sprzętowe przełączenie wątków może być wynikiem: Błędnego przewidywania rozgałęzień
empezar lección
PRAWDA
Sprzętowe przełączenie wątków może być wynikiem: Przesunięcia okien rejestrów
empezar lección
FAŁSZ
Sprzętowe sterowanie wielowątkowością: Zapewnia lepsze wykorzystanie potoków.
empezar lección
PRAWDA
Sprzętowe sterowanie wielowątkowością: Wymaga zwielokrotnienia zasobów procesora (rejestry, liczniki rozkazów i inne)
empezar lección
PRAWDA
Sprzętowe sterowanie wielowątkowością: Nie może być stosowane w przypadku hazardu sterowania
empezar lección
FAŁSZ
Sprzętowe sterowanie wielowątkowością: M.in. minimalizują straty wynikające z chybionych odwołań do pamięci podrecznej
empezar lección
PRAWDA
Dostęp każdego procesora do wspólnej pamięci operacyjnej jest realizowany w systemach: NUMA
empezar lección
PRAWDA
Dostęp każdego procesora do wspólnej pamięci operacyjnej jest realizowany w systemach: SMP
empezar lección
PRAWDA
Dostęp każdego procesora do wspólnej pamięci operacyjnej jest realizowany w systemach: Klaster
empezar lección
FAŁSZ
Dostęp każdego procesora do wspólnej pamięci operacyjnej jest realizowany w systemach: MPP
empezar lección
FAŁSZ
Procesory wielordzeniowe: Są niezbędne do realizacji rozkazów wektorowych.
empezar lección
FAŁSZ
Procesory wielordzeniowe: Są niezbędne do współbieżnego przetwarzania wątkowego.
empezar lección
PRAWDA

Debes iniciar sesión para poder comentar.